| |
| 资料编号：1373 |
| |
| 资料名称：TMS320C54xDSPCPU和外设 中文版 |
| |
| 文件大小： 297 K 字节 |
| |
|
说明：
|
|
| |
| 介绍: |
T M S 3 2 0 C 5 4 x D S P C P U 和外设
第一章综述
1 总线结构
C 5 4 x 包括8 条1 6 比特宽度的总线， 其中：
一条程序总线（ PB）
三条数据总线（ CB、D B、EB）
四条地址总线（ PAB、CA B、DA B、EAB）
2 C P U
C 5 4 x 的CP U 结构包括：
4 0 比特的A L U，其输入来自1 6 比特立即数、1 6 比特来自数据
存储器的数据、暂时存储器、T 中的1 6 比特数、数据存储器
中两个16 比特字、数据存储器中32 比特字、累加器中4 0 比
特字。
2 个4 0 比特的累加器，分为三个部分，保护位（ 3 9－ 32 比特）、
高位字（ 31－ 1 6 比特）、低位字（ 15－ 0 比特）。
桶型移位器，可产生0 到3 1 比特的左移或0 到1 6 比特的右移。
17×17 比特的乘法器
4 0 比特的加法器
比较选择和存储单元C S SU
数据地址产生器D AG E N
程序地址产生器P AG E N
3 外设
C 5 4 x 包括：
通用I/ O 引脚， XF 和BIO
定时器
P L L 时钟产生器
H P I 口， 8 比特或1 6 比特
同步串口
带缓存串口， BS P
多路带缓存串口， M c B S P
时分复用串口， TDM
可编程等待状态产生器
可编程bank－ s w i t c h i n g 模块
外部总线接口
I E E E 1 1 4 9 . 1 标准JT A G
一般而言， C54 x 的存储空间可达19 2 K1 6 比特字， 64 K 程序空间，
6 4 K 数据空间， 6 4 K I / O 空间。
依赖其并行的工艺特性和片上R A M 双向访问的性能， 在一个机器
周期内， C5 4x 可以执行4 条并行并行存储器操作： 取指令， 两操作
数读， 一操作数写。
使用片内存储器有三个优点： 高速执行（ 不需要等待）， 低开销，
低功耗 |
| |
|
|
| |
下载地址:
点此下载 |
本页二维码
|
|
| 上一个: DS89C430/DS89C440/DS89C450 超高速闪存微控制器 中文版 |
| 下一个: 三重差分双绞线对驱动器EL4543 中文版 |
|
|
